應用材料公司（Applied Materials）

應用材料公司（Applied Materials）在台積電先進封裝技術（如 CoWoS 及混合鍵合 Hybrid Bonding）中，提供關鍵設備與材料工程解決方案

在台積電（TSMC）引領全球的先進封裝技術布局中，不論是現階段 AI 晶片（如 NVIDIA H100、B200）產能最吃緊的 CoWoS (Chip-on-Wafer-on-Substrate)，還是面向次世代異質整合、極致晶片堆疊的 SoIC (System on Integrated Chips) 混合鍵合（Hybrid Bonding） 技術，應用材料公司（Applied Materials, AMAT）都扮演了不可或缺的設備與材料工程關鍵供應商。

AI 晶片對微縮、導線傳輸速度與散熱的要求極高，先進封裝已從傳統的「機械組裝」演變成「晶圓級材料工程」。以下詳細分析應用材料在台積電這兩大王牌封裝技術中，所提供的關鍵設備與技術解決方案：

一、 在台積電 CoWoS 技術中的關鍵貢獻

CoWoS 技術的核心在於「矽中介層（Silicon Interposer）」，它是一塊放置在邏輯晶片（CPU/GPU）與高頻寬記憶體（HBM）下方、佈滿極微細電路的矽基板。晶片與晶片之間的高速訊號，就是透過這塊中介層進行傳遞。

應用材料在此製程主要負責微細導線的鋪設、孔洞填補與表面平坦化：

1. 物理氣相沉積（PVD）：導線阻障層與種子層

• 技術挑戰： 矽中介層上有成千上萬個微小的「矽穿孔（TSV）」和微凸塊（Microbumps），用來連接上下的晶片。在填入導電的銅金屬之前，必須先鍍上一層極薄且均勻的阻障層（如鈦/氮化鈦），防止銅原子擴散到矽結構中導致晶片短路。
• 應材解決方案： Endura® PVD 系統。這是應材的王牌產品，其領先的真空濺鍍技術能在大長寬比（High Aspect Ratio）的深孔（TSV）內壁，極其均勻地沉積出奈米級的阻障層與銅種子層（Seed Layer），確保後續電鍍銅時不會出現空隙（Void）。

2. 化學機械平坦化（CMP）：奈米級表面磨平

• 技術挑戰： 當中介層完成電鍍填銅後，表面會殘留凹凸不平的多餘銅金屬。為了讓後續堆疊在其上的 GPU 和 HBM 晶片能夠精準對接，中介層表面必須達到接近「原子級」的絕對平整。
• 應材解決方案： Reflexion® LK CMP 系統。應用材料在 CMP（化學機械研磨）領域擁有全球最高的市佔率。其設備結合了精密的即時終點偵測技術，能精準磨去多餘的銅與介電質，將晶圓表面的高低差控制在數個奈米以內。

3. 蝕刻與化學氣相沉積（CVD）：中介層介電層保護

• 應材解決方案： Producer® CVD 系統。用於在矽中介層結構中沉積低介電常數（Low-k）的絕緣材料，減少導線之間的訊號串擾（Crosstalk），確保 AI 數據在高頻傳輸時的訊號完整性。

二、 在次世代混合鍵合（Hybrid Bonding / SoIC）中的絕對核心

如果說 CoWoS 是 2.5D 封裝的極致，那混合鍵合（Hybrid Bonding）則是 3D 異質整合的終極聖杯（台積電 3DFabric 旗下的 SoIC 技術即屬此類）。它完全取消了傳統的微凸塊（Microbumps）或焊球，直接將兩片晶圓的「銅導線」與「二氧化矽（SiO₂）介電質接口」在常溫下直接貼合。這使得接點間距（Pitch）可以縮小到 1 微米以下，傳輸密度暴增，功耗大幅下降。

混合鍵合對表面的潔淨度、平整度要求達到了物理極限（一顆微米級的灰塵就會導致整片晶圓報廢）。應用材料為此推出了整合度極高的解決方案：

1. 關鍵突破：In實施 (In-situ) 材料工程與物理氣相沉積

• 技術挑戰： 混合鍵合需要將銅觸點精準外露，但銅在空氣中極易氧化。一旦氧化，貼合時就無法形成完美的金屬鍵結。
• 應材解決方案： 應材開發了專門用於混合鍵合的 Endura® 平台擴充版。它將「表面清潔」、「阻障層沉積」與「銅金屬覆蓋」整合在同一個極高真空（Ultra-high Vacuum）環境中。晶圓在不同步驟間切換時完全不接觸空氣，完美解決了銅接點氧化的問題。

2. 決定成敗的關鍵：極致的 CMP 凹陷控制（Dishing Control）

• 技術挑戰： 混合鍵合的原理是先讓兩側的二氧化矽（介電質）互相吸引黏合，隨後透過微幅加熱讓銅觸點膨脹並「擠」在一起導通。因此，在研磨階段，銅觸點必須相較於周邊的介電質表面產生極其輕微、剛剛好的「微凹陷（Dishing）」，通常只有幾個埃（Å, 1埃 = 0.1奈米）。凹得太深，加熱時銅碰不到；凹得不夠，介電質無法先黏合。
• 應材解決方案： 應材特別為 Hybrid Bonding 優化的 Mirra® Durum™ / Reflexion® CMP 系統。該系統採用了新一代的研磨墊與化學助劑（Slurry），搭配多區壓力控制，能將晶圓表面數百億個微小銅觸點的凹陷程度，控制在極窄的規格內，這被公認為混合鍵合能否量產的最高技術壁壘。

3. 外觀缺陷檢測：PROVision® 電子束（E-beam）檢測系統

• 技術挑戰： 3D 晶片堆疊後，傳統的光學顯微鏡無法看到夾在中間的接點是否成功導通。
• 應材解決方案： 應材的 PROVision® 系統 具備極高的解析度與電子束穿透成像能力。它能在先進封裝的線上製程中，快速檢測出微小的晶格錯位、空隙或未導通的死角，協助台積電快速提升 SoIC 的量產良率。

總結：應材在台積電先進封裝中的戰略定位

在先進製程走入奈米極限的時代，台積電董事長與技術高層多次強調「系統級微縮（System-level Scaling）」的重要性，而先進封裝就是實踐系統級微縮的戰場。

應用材料公司憑藉著在真空沉積（PVD/CVD）、化學機械研磨（CMP）、以及原子級晶圓表面處理的深厚壟斷地位，成功將晶圓製造（前段）的精密工藝移植到了先進封裝（後段）。可以說，台積電不論是擴產 CoWoS 以滿足 NVIDIA 的瘋狂訂單，還是積極推動 AMD 與 Apple 導入次世代 SoIC 混合鍵合技術，背後都必須有應用材料公司的材料工程設備全力支撐。